opensouce RISC-V cpu核心在一夜之间从头开始用Verilog实现!
一个对FPGA友好的32位RISC-V CPU实现
一个专业的嵌入式开发协作平台：外星人。
数字逻辑设计工具和仿真器
SonicBOOM：伯克利的失序机器
火箭芯片发生器
Unicorn CPU仿真器框架（ARM、AArch64、M68K、Mips、Sparc、PowerPC、RiscV、S390x、TriC...
核心平台API文档& 教程
着色器中的32位RISC-V仿真器（和C）。
RT-Thread是一个开源的物联网操作系统。
用于K210 RISC-V的MicroPython，让我们更容易玩转边缘AI